AMD MI400 架构细节提前泄露

#ARTICLE HackerNews 2026.07.20

推荐指数 62.0 NO. 020 · 2026.07.20

发布2026/07/19Score56Comments5

为什么值得看

开发者通过 LLVM 代码提交逆向分析出 AMD 下一代数据中心加速器 MI455X（机器学习）和 MI430X（HPC）的架构细节，后者双精度算力预计超 200 TFLOPs。对正在做 GPU 选型或关注 CUDA 替代方案的 AI 基础设施团队有参考价值。

编辑判断

LLVM 代码泄露的含金量在于能看到 AMD 的真实优先级：GFX1250 面向 ML 训练/推理，GFX1251 押注 HPC 双精度，说明 AMD 在复制 NVIDIA 的 A100/H100 双产品线策略，而非用单一芯片打天下。

MI430X 的 200+ TFLOPs FP64 如果属实，将直接威胁 Intel Max 系列和 NVIDIA H200 在科学计算市场的份额。但 ML 工程师更该关注的是 MI455X 的显存配置和互联带宽——这才是能不能跑大模型训练的关键，目前 LLVM 里还没暴露。

如果你团队在评估 ROCm 生态，建议等 6 月 12 日 Advancing AI 发布会后再做决定，但可以先把代码里的新指令集变化过一遍，提前测编译器兼容性。

社区反馈

意见分歧 5 条评论

核心争论：AMD新硬件特性用途不明，开发者关注实际编程体验与生态成熟度

WithinReason

...not just implementing barriers in hardware but also full monitors, allowing the wave to be notified if a specific cache line is evicted from the L2 cache. What is this feature for? When do you need it?

dragontamer

GPUs are absurdly SMT. Like 8 threads or 10 threads (or tracked instruction pointers) per hardware instruction execution unit (for AMD, the Workgroup Processor, WGP) I have to imagine that some kind of queue or data structure would benefit from this information. Especially with server GPU tasks stay

majke

I'm a heavy user of NVIDIA LOP3 instruction (uint32). I wonder when AMD will finally support it well.

替代方案： NVIDIACUDA